Isolation regions, a peripheral anode, an N-type island region for output
and a passive N-type island region are formed at the main surface of a
P.sup.- substrate. A dummy N-type island region is formed at a region
located between two isolation regions. A P-type region is formed at the
surface of this N well. A pair of N.sup.++ type regions are formed at the
surface of P-type region. A gate electrode is formed on a portion of
P-type region interposed between N.sup.++ type regions. N.sup.++ type
region is connected to ground while N.sup.++ type region is electrically
connected to isolation region. Accordingly, current is restricted from
flowing between the N-type island region for output and the passive N-type
island region so as to obtain a semiconductor device in which occurrence
of malfunctions is prevented.
Las regiones del aislamiento, un ánodo periférico, un N-tipo región de la isla para la salida y un N-tipo pasivo región de la isla se forman en la superficie principal de un P.sup. - substrato. Un N-tipo simulado región de la isla se forma en una región situada entre dos regiones del aislamiento. Un P-tipo región se forma en la superficie de este pozo de N. Un par de tipo regiones de N.sup.++ se forma en la superficie del P-tipo región. Un electrodo de puerta se forma en una porción de P-tipo región interpuesta entre el tipo regiones de N.sup.++. El tipo región de N.sup.++ está conectado con la tierra mientras que el tipo región de N.sup.++ está conectado eléctricamente con la región del aislamiento. Por consiguiente, la corriente es restricta de fluir entre el N-tipo región de la isla para la salida y el N-tipo pasivo región de la isla para obtener un dispositivo de semiconductor en el cual la ocurrencia de malfuncionamientos se prevenga.
