A method and apparatus for a low power, multi-level GTL interface signaling
FSB buffer with fast restoration of static bias are described. The buffer
includes a dynamic bias circuit to clamp a pad voltage level to a
termination voltage level Vtt in response to a rising signal transition at
the pad. By pulling-down a node voltage from a static voltage level to a
dynamic voltage level, the pad voltage level is prevented from
overshooting Vtt. A static bias circuit is used to maintain the node
voltage at the static voltage level. A dynamic resistance unit aids the
static bias circuit in restoring the node voltage level to the static
voltage level once the rising signal transition is complete. Consequently,
a duration of the clamping of the pad voltage level is minimized and power
for clamping the pad voltage level to Vtt is reduced.
Un método y un aparato para una energía baja, interfaz de niveles múltiples de GTL que señala el almacenador intermediario de FSB con la restauración rápida del diagonal estático se describen. El almacenador intermediario incluye un circuito diagonal dinámico para afianzar un nivel voltaico con abrazadera del cojín a un nivel voltaico de la terminación Vtt en respuesta a una transición de señal de levantamiento en el cojín. Tirando -abajo de un voltaje del nodo de un nivel voltaico estático a un nivel voltaico dinámico, el nivel voltaico del cojín es prevenido de llegar más allá de Vtt. Un circuito diagonal estático se utiliza para mantener el voltaje del nodo en el nivel voltaico estático. Una unidad dinámica de la resistencia ayuda al circuito diagonal estático en la restauración del nivel voltaico del nodo al nivel voltaico estático una vez que la transición de señal de levantamiento sea completa. Por lo tanto, una duración de afianzar con abrazadera del nivel voltaico del cojín se reduce al mínimo y la energía para afianzar el nivel voltaico con abrazadera del cojín a Vtt se reduce.
