Method of detecting shallow trench isolation corner thinning by electrical trapping

   
   

A method and apparatus for testing semiconductors comprising shallow trench isolation (STI) edge structures. An edge intensive shallow trench isolation structure (500) is coupled to a voltage source (310) and a current profile is recorded. A planar structure (600) on the same wafer is coupled to a voltage source and a current profile is recorded. A comparison of current profiles obtained for the two types of structures may indicate the presence and/or extent of STI corner effects. More specifically, a steeper slope for a normalized current versus time plot for an STI edge intensive structure (500) compared to a slope of a normalized plot of a planar structure (600) is indicative of an increased rate of electron trapping in STI corners, which may indicate that the STI corners are too thin. In this novel manner, STI corner thickness is observed in a non-destructive, electrical test process, resulting in higher quality and greater reliability of semiconductors using STI processes.

Un método y un aparato para los semiconductores de prueba que abarcan el aislamiento bajo del foso (STI) afilan las estructuras. Se registra un borde que la estructura baja intensiva del aislamiento del foso (500) se junta a una fuente del voltaje (310) y a un perfil actual. Una estructura planar (600) en la misma oblea se junta a una fuente del voltaje y se registra un perfil actual. Una comparación de los perfiles actuales obtenidos para los dos tipos de estructuras puede indicar la presencia y/o el grado de los efectos de la esquina de STI. Más específicamente, una cuesta más escarpada para una corriente normalizada contra el diagrama del tiempo para un borde de STI que la estructura intensiva (500) comparó a una cuesta de un diagrama normalizado de una estructura planar (600) es indicativa de un índice creciente de la interceptación del electrón en las esquinas de STI, que pueden indicar que las esquinas de STI son demasiado finas. De esta manera de la novela, el grueso de la esquina de STI se observa en un proceso no destructivo, eléctrico de la prueba, dando por resultado una confiabilidad más de alta calidad y mayor de semiconductores usando procesos de STI.

 
Web www.patentalert.com

< Semiconductor device with self-aligned contact and method for manufacturing the device

< Die attach adhesives for semiconductor applications utilizing a polymeric base material with inorganic insulator particles of various sizes

> Solid-state imaging device and method for controlling same

> Liquid crystal display apparatus with protective insulating film for switching element and production method thereof

~ 00128