Asymmetric band-gap engineered nonvolatile memory device

   
   

Systems and methods are provided for nonvolatile memory devices that incorporate a band-gap engineered gate stack with asymmetric tunnel barriers. One embodiment of a memory device includes first and second source/drain regions separated by a channel region in a substrate, a control gate, and a gate stack between the control gate and the channel region. The gate stack includes a first insulator region in contact with the channel region, a floating charge-storage region in contact with the first insulator region, and a second insulator region in contact with the floating charge-storage region and the control gate. The gate stack includes selected material, in conjunction with control gate metallurgy, for providing desired asymmetric energy barriers that are adapted to primarily restrict carrier flow during programming to a selected carrier between the control gate and the floating charge-storage region, and to retain a programmed charge in the floating charge-storage region. Other aspects are provided herein.

De systemen en de methodes worden verstrekt voor niet-vluchtig geheugenapparaten die een band-hiaat gebouwde poortstapel met asymmetrische tunnelbarrières opnemen. Één belichaming van een geheugenapparaat omvat eerst en tweede bron/afvoerkanaalgebieden die door een kanaalgebied worden gescheiden in een substraat, een controlepoort, en een poortstapel tussen de controlepoort en het kanaalgebied. De poortstapel omvat een eerste isolatiegebied in contact met het kanaalgebied, drijvend een last-opslag gebied in contact met het eerste isolatiegebied, en een tweede isolatiegebied in contact met drijvende het last-opslag gebied en de controlepoort. De poortstapel omvat geselecteerd materiaal, samen met de metallurgie van de controlepoort, voor het verstrekken van gewenste asymmetrische energiebarrières die worden aangepast om dragerstroom tijdens programmering tot een geselecteerde drager hoofdzakelijk te beperken tussen de controlepoort en drijvende het last-opslag gebied, en om een geprogrammeerde last in drijvende het last-opslag gebied te behouden. Andere aspecten worden hierin verstrekt.

 
Web www.patentalert.com

< Process for the preparation of metal sulfide nanoparticles

< Nano-structures, process for preparing nano-structures and devices

> Field emission-type electron source and method of biasing the same

> Corrosion resistant wire-grid polarizer and method of fabrication

~ 00128