A method and apparatus for servicing massive interrupts in random access
memory (RAM) are provided, comprising receiving a massive interrupt
signal, and reading at least one unit interrupt register in a first RAM
area in response to the massive interrupt signal. A set unit interrupt bit
corresponds to an address in a second RAM area. Interrupt status registers
are read at the corresponding address in the second RAM area in response
to the set unit interrupt bit. A set interrupt status bit corresponds to
an address in a third RAM area. Interrupt cause bits are read at the
corresponding address in the third RAM area in response to the set
interrupt status bit, and detailed information is obtained about the
interrupt. The interrupt is serviced in accordance with the detailed
information.
Une méthode et un appareil pour entretenir des interruptions massives dans la mémoire à accès sélective (RAM) sont fournis, comportant recevant un signal massif d'interruption, et lisant au moins un registre d'interruption d'unité dans une première région de RAM en réponse au signal massif d'interruption. Un peu d'interruption d'unité d'ensemble correspond à une adresse dans une deuxième région de RAM. Des registres de statut d'interruption sont indiqués à l'adresse correspondante dans la deuxième région de RAM en réponse au peu d'interruption d'unité d'ensemble. Un peu de statut d'interruption d'ensemble correspond à une adresse dans une troisième région de RAM. Le peu de cause d'interruption est lu à l'adresse correspondante dans la troisième région de RAM en réponse au peu de statut d'interruption d'ensemble, et l'information détaillée est obtenue au sujet de l'interruption. L'interruption est entretenue selon l'information détaillée.
