Soft error detection in high speed microprocessors

   
   

Aspects for soft error detection for a superscalar microprocessor are described. The aspects include a first pipeline, the first pipeline including a first arithmetic logic unit, ALU, comparator and a first general purpose register, GPR, for storing first data, and a second pipeline, the second pipeline including a second GPR and a second ALU comparator, the second GPR for storing second data, the second data being a copy of the first data. A detection system utilizes one of the first and second ALU comparators to perform a comparison of the second data with the first data during an idle state of the first and second pipelines.

Aspekte für Minoritätsfehlerabfragung für einen superscalar Mikroprozessor werden beschrieben. Die Aspekte schließen eine erste Rohrleitung, die erste Rohrleitung einschließlich eine erste arithmetisch-logische Einheit, ALU, Komparator und ein erstes universelles Register, GPR, für die Speicherung der ersten Daten und der zweiten Rohrleitung, der zweiten Rohrleitung einschließlich ein zweites GPR und des zweiten ALU Komparators, das zweite GPR für die Speicherung der zweiten Daten, die zweiten Daten mit ein, die eine Kopie der ersten Daten sind. Ein Abfragung System verwendet einen der ersten und zweiten ALU Komparatoren, um einen Vergleich der zweiten Daten mit den ersten Daten während eines untätigen Zustandes der ersten und zweiten Rohrleitungen durchzuführen.

 
Web www.patentalert.com

< Built-in self test system and method for high speed clock and data recovery circuit

< System, method, and computer program product for creating a hierarchy of software components based on the programming constructs therein

> System and method for notifying of changes in web page hyperlinked documents

> Fault tolerant memory system utilizing memory arrays with hard error detection

~ 00129