A built-in self test system for testing a clock and data recovery circuit.
The present invention provides a built-in self test circuit which operates
with high speed phase lock loop. The built-in circuit comprises data
generating means for generating a test data byte and serializing means
coupled to the data generating means for converting the test data byte
into serial test data. The clock and data recovery means are coupled to
the output of the serializing means for recovering the clock and test data
from the serial test data. A deserializing means coupled to the output of
the clock and data recovery means converts the recovered serial test data
into a recovered test data byte, and analyzing means connected to the
output of the deserializing means compares the recovered test data byte to
the initial test data byte.
Un sistema di prova d'autoverifica incorporato per verificare un orologio e un circuito di recupero di dati. La presente invenzione fornisce un circuito di prova d'autoverifica incorporato che funziona con il ciclo ad alta velocità della serratura di fase. Il circuito incorporato contiene i dati che generano i mezzi per la generazione del byte di dati della prova e la pubblicazione a puntate dei mezzi a puntate accoppiato ai dati che generano i mezzi per convertire il byte di dati della prova in dati di prova di serie. I mezzi di recupero di dati e dell'orologio sono accoppiati all'uscita dei mezzi di pubblicazione a puntate per recuperare i dati di prova e dell'orologio dai dati di prova di serie. Deserializing significa che accoppiato all'uscita dei mezzi di recupero di dati e dell'orologio converte i dati di prova di serie recuperati in byte di dati recuperato della prova ed analizzare i mezzi collegati all'uscita dei mezzi deserializing confronta il byte di dati recuperato della prova al byte di dati iniziale della prova.
