The invention prevents shift register circuits from malfunctioning. A
distribution circuit outputs a trailing trigger pulse DTP and a leading
trigger pulse UTP. A trailing edge control circuit and a leading edge
control circuit delay the trailing trigger pulse DTP and the leading
trigger pulse UTP, respectively. The delay time of each of these control
circuits can be set. These delay times are determined according to a
threshold voltage of a TFT constituting a shift register. An inverted
clock signal CLYINV is generated according to output signals of the
control circuits. The shift register is driven by a clock signal CLY and
an inverted clock signal CLYINV.
Die Erfindung verhindert Schieberegisterstromkreise am Stören. Ein Verteilung Stromkreis gibt einen schleppenden Triggerimpuls DTP und einen führenden Triggerimpuls UTP aus. Ein Hinterkante Steuerstromkreis und ein führender Randsteuerstromkreis verzögert den schleppenden Triggerimpuls DTP und den führenden Triggerimpuls UTP, beziehungsweise. Verzögert Zeit von jedem dieser Steuerstromkreise kann eingestellt werden. Dieses verzögert Zeiten werden festgestellt entsprechend einer Schwelle Spannung eines TFT, das ein Schieberegister festsetzt. Ein umgekehrtes Taktgebersignal CLYINV wird entsprechend Ausgangssignalen der Steuerstromkreise erzeugt. Das Schieberegister wird durch ein Taktgebersignal CLY und ein umgekehrtes Taktgebersignal CLYINV gefahren.
