Convolutional interleaver employing an efficient memory scheme

   
   

A convolutional interleaver includes an interleaver memory partitioned into a plurality of circular buffers, wherein each of the circular buffers has associated write pointers and read pointers, and wherein the interleaver is configured to selectively read symbols from an input vector and store the input symbols in the interleaver memory in accordance with the write pointers, and to selectively read symbols from the interleaver memory to form an output vector in accordance with the read pointers. In one aspect, symbols are written to the interleaver prior to reading; in another, the position of the write pointer corresponds to the position of the read pointer within the circular buffer, and symbols are read from said interleaver memory prior to writing. In another aspect, a de-interleaver applies the concepts and algorithms described above in an inverse manner.

Ένα συνελικτικό interleaver περιλαμβάνει μια μνήμη interleaver που χωρίζεται σε μια πολλαπλότητα των κυκλικών απομονωτών, όπου κάθε ένας από τους κυκλικούς απομονωτές έχει συνδέσει γράφει τους δείκτες και διάβασε τους δείκτες, και όπου το interleaver διαμορφώνεται για να διαβάσει επιλεκτικά τα σύμβολα από ένα διάνυσμα εισαγωγής και να αποθηκεύσει τα σύμβολα εισαγωγής στη μνήμη interleaver σύμφωνα με γράφει τους δείκτες, και για να διαβάσει επιλεκτικά τα σύμβολα από τη μνήμη interleaver για να διαμορφώσει ένα διάνυσμα παραγωγής σύμφωνα με τους διαβασμένους δείκτες. Σε μια πτυχή, τα σύμβολα γράφονται στο interleaver πριν από την ανάγνωση σε άλλος, η θέση γράφει ότι ο δείκτης αντιστοιχεί στη θέση του διαβασμένου δείκτη μέσα στον κυκλικό απομονωτή, και τα σύμβολα διαβάζονται από την εν λόγω interleaver μνήμη πριν από το γράψιμο. Σε μια άλλη πτυχή, ένα de -de-interleaver εφαρμόζει τις έννοιες και τους αλγορίθμους που περιγράφονται ανωτέρω κατά τρόπο αντίστροφο.

 
Web www.patentalert.com

< Memory device redundant repair analysis method, recording medium and apparatus

< Test access port (TAP) controller system and method to debug internal intermediate scan test faults

> Design method for semiconductor integrated circuit device

> Standard cell, standard cell array, and system and method for placing and routing standard cells

~ 00129