A TFT memory 11 is provided with a polysilicon layer 22, wherein each
region of the source 22a, the channel 22b and the drain 22c are formed on
a substrate 21, and gate oxide films (insulating films) 23 and 25 are
formed on the polysilicon layer 22; and a plurality of silicon particles
24 for trapping the charge of injected carriers are placed between the
gate oxide films 23 and 25. Specifically, the gate oxide films comprise a
first gate oxide film 23 and a second gate oxide film 25 formed on the
first gate oxide film 23; the plurality of silicon particles 24 are
located between the first gate oxide film 23 and the second gate oxide
film 25, and the first gate oxide film 23 is formed in an extremely thin
thickness.
Une mémoire 11 de TFT est équipée de couche 22 de polysilicon, où chaque région de la source 22a, le canal 22b et le drain 22c sont formés sur un substrat 21, et des films d'oxyde de porte (films isolants) 23 et 25 sont formées sur la couche 22 de polysilicon ; et une pluralité des particules 24 de silicium pour emprisonner la charge des porteurs injectés sont placées entre les films 23 et 25 d'oxyde de porte. Spécifiquement, les films d'oxyde de porte comportent un premier film 23 d'oxyde de porte et un deuxième film 25 d'oxyde de porte formé sur le premier film 23 d'oxyde de porte ; la pluralité des particules 24 de silicium sont situées entre le premier film 23 d'oxyde de porte et le deuxième film 25 d'oxyde de porte, et le premier film 23 d'oxyde de porte est formé dans une épaisseur extrêmement mince.
