A bitline reference voltage circuit according to the present invention
includes a first transistor having a current path coupled between a first
bitline and an intermediate node, and a gate for receiving a first control
signal, a second transistor having a current path coupled between a second
bitline and the intermediate node, and a gate for receiving a second
control signal, a third transistor having current path coupled between the
intermediate node and a source of constant voltage, and a gate for
receiving a third control signal, and a capacitor coupled between the
intermediate node and the source of constant voltage.
Un circuito di tensione di riferimento di bitline secondo la presente invenzione include un primo transistore che hanno un percorso corrente accoppiato fra un primo bitline e un nodo intermedio e un cancello per la ricezione del primo segnale di controllo, un secondo transistore che ha un percorso corrente accoppiato fra un secondo bitline ed il nodo intermedio e un cancello per la ricezione del secondo segnale di controllo, un terzo transistore che ha percorso corrente accoppiato fra il nodo intermedio e una fonte di tensione costante e un cancello per la ricezione un terzo segnale di controllo e del condensatore accoppiati fra il nodo intermedio e la fonte di tensione costante.
