Semiconductor device with under bump metallurgy and method for fabricating the same

   
   

A semiconductor device with under bump metallurgy (UBM) and a method for fabricating the semiconductor device are provided, wherein a passivation layer is deposited on a surface of the semiconductor device where a plurality of bond pads are disposed, and formed with a plurality of openings for exposing the bond pads. A first metal layer is deposited over part of each of the bond pads and a portion of the passivation layer around the bond pad; then, a second metal layer is formed over the first metal layer and part of the bond pad uncovered by the first metal layer; subsequently, a third metal layer is formed over the second metal layer to thereby fabricate a UBM structure. Finally, a solder bump is formed on the UBM structure so as to achieve good bondability and electrical connection between the solder bump and UBM structure.

Een halfgeleiderapparaat met onderbuilmetallurgie (UBM) worden en een methode om het halfgeleiderapparaat te vervaardigen verstrekt, waarin een passiveringslaag op een oppervlakte van het halfgeleiderapparaat waar een meerderheid van bandstootkussens wordt geschikt, wordt gedeponeerd en met een meerderheid van openingen voor het blootstellen van de bandstootkussens gevormd. Een eerste metaallaag wordt gedeponeerd meer dan een deel van elk van de bandstootkussens en een gedeelte van de passiveringslaag rond het bandstootkussen; dan, wordt een tweede metaallaag meer dan de eerste metaallaag en het deel van het bandstootkussen gevormd dat door de eerste metaallaag aan het licht wordt gebracht; later, wordt een derde metaallaag gevormd meer dan de tweede metaallaag daardoor een structuur vervaardigen UBM. Tot slot wordt een soldeerselbuil gevormd op de structuur UBM om goede bondability en elektroverbinding tussen de soldeerselbuil en de structuur te bereiken UBM.

 
Web www.patentalert.com

< Solder terminal and fabricating method thereof

< Non-leaded semiconductor package and method of fabricating the same

> Semiconductor device with dual damascene wiring

> Wafer-level burn-in and test

~ 00131