Semiconductor devices and methods of manufacturing the same

   
   

Embodiments include a semiconductor device including a well structure such that well areas can be formed with a higher density of integration and a plurality of high-voltage endurable transistors can be driven independently of one another with different voltages, and a method of manufacturing the semiconductor device. The semiconductor device may include a triple well comprising a first well formed in a silicon substrate and having a first conductivity type (P-type), a second well formed in adjacent relation to the first well and having a second conductivity type (N-type), and a third well formed in the second well and having the first conductivity type (P-type). A high-voltage endurable MOSFET is provided in each of the wells. Each MOSFET has an offset area in the corresponding well around a gate insulating layer. The offset area is formed of a low-density impurity layer which is provided under an offset LOCOS layer on the silicon substrate.

Les modes de réalisation incluent un dispositif de semi-conducteur comprenant une structure bonne tels que des secteurs bons peuvent être formés avec une densité plus élevée de l'intégration et une pluralité de transistors supportables à haute tension peut être conduite indépendamment d'un un autre avec différentes tensions, et une méthode de fabriquer le dispositif de semi-conducteur. Le dispositif de semi-conducteur peut inclure un puits de triple comportant un premier bon formé dans un substrat de silicium et faisant former bien un premier type de conductivité (P-type), une seconde dans la relation adjacente au premier bon et à avoir un deuxième type de conductivité (N-type), et un tiers être bien formé le puits de seconde et en ayant le premier type de conductivité (P-type). Un transistor MOSFET supportable à haute tension est fourni dans chacun des puits. Chaque transistor MOSFET a un secteur excentré dans la correspondance bien autour d'une couche de isolation de porte. Le secteur excentré est constitué d'une couche à basse densité d'impureté qui est fournie sous une couche excentrée de LOCOS sur le substrat de silicium.

 
Web www.patentalert.com

< Electrically conductive fabric

< Mass analyzing method using an ion trap type mass spectrometer

> High frequency semiconductor device

> Image-forming apparatus

~ 00131