Ramping voltage circuits are described for augmenting or supplying a higher
power-up slope upon initial power-up or a wake-up transition from a period
of dormancy to a semiconductor memory device. Such ramping voltage
circuits are responsive to a power-up signal, and are capable of
increasing by at least two orders of magnitude the power-up slope, thereby
enabling far quicker device turn-on. In one embodiment, a level shifter is
used to ramp up the power-on voltage. In another embodiment, the internal
voltage line is effectively shorted to an external voltage line via a
power-up turned-on PMOS or depletion-type NMOS transistor.
Os circuitos da tensão de Ramping são descritos aumentando ou fornecendo uma inclinação de ligação inicial mais elevada em cima de de ligação inicial inicial ou uma transição da excitação de um período do dormancy a um dispositivo de memória do semicondutor. Tais circuitos ramping da tensão são responsivos a um sinal de ligação inicial, e são capazes de aumentar ao menos por duas ordens de valor a inclinação de ligação inicial, permitindo desse modo uma tara distante mais rápida do dispositivo. Em uma incorporação, um deslocador do nível é usado à rampa acima do poder- na tensão. Em uma outra incorporação, a linha interna da tensão shorted eficazmente a uma linha externa da tensão através de uma ligação inicial gir- em PMOS ou em depletion-tipo transistor do NMOS.
