Disclosed herein is a semiconductor integrated circuit device equipped with
a memory circuit, which realizes the speeding up of its operation and low
power consumption thereof in a simple configuration. At input/output nodes
of a sense amplifier including a CMOS latch circuit for performing an
amplifying operation in response to an operation timing signal, a pair of
first precharge MOSFETs brought to an on state during a precharge period
to thereby supply a precharge voltage, and select switch MOSFETs for
connecting the input/output nodes and each complementary bit line pair in
response to a select signal are provided. A second precharge MOSFET for
short-circuiting the complementary bit line pair is provided between the
complementary bit line pair. A memory array is provided which includes
dynamic memory cells each comprising an address selecting MOSFET and a
storage capacitor, each of which is provided between one of the
complementary bit line pair and a word line intersecting it. The thickness
of a gate insulating film for the second precharge MOSFET is formed thin
as compared with that of a gate insulating film for the selecting MOSFETs.
Se divulga adjunto un dispositivo del circuito integrado del semiconductor equipado de un circuito de memoria, que realiza la aceleración de su operación y consumo de energía bajo de eso en una configuración simple. En los nodos de la entrada-salida de un amplificador del sentido incluyendo un circuito del cierre del Cmos para realizar una operación que amplifica en respuesta a una señal que mide el tiempo de la operación, un par de los primeros mOSFETs de la precarga traídos encendido a un estado durante un período de la precarga de tal modo proveer un voltaje de la precarga, y los mOSFETs del interruptor selecto para conectar los nodos y cada línea complementaria par de la entrada-salida del pedacito en respuesta a una señal selecta se proporcionan. Un segundo MOSFET de la precarga para cortocircuitos la línea complementaria par del pedacito se proporciona entre la línea complementaria par del pedacito. Se proporciona un arsenal de la memoria que incluye las células de memoria dinámicas cada uno que abarca una dirección que selecciona el MOSFET y un condensador del almacenaje, cada uno de los cuales se proporciona entre uno de la línea complementaria par del pedacito y de una línea de la palabra que la interseca. El grueso de una película aislador de la puerta para el segundo MOSFET de la precarga se forma delgadamente con respecto a el de una película aislador de la puerta para los mOSFETs que seleccionan.
