A method is presented for built-in redundancy analysis of a semiconductor
memory device. The method does not require retention of an entire memory
bitmap, and may be implemented on-chip and integrated within existing BIST
circuitry. The regular memory is comprehensively tested, and defective
rows and columns are flagged for replacement by redundant rows and/or
columns; the elements containing the most defects are the first to be
flagged. If all of the defective memory locations can be replaced using
redundant rows and columns, the method designates the memory as
repairable; a repair solution may then be scanned out of the memory
device. The method is believed to provide a fast, cost-effective means of
testing and repairing memory devices, with a consequent improvement in
production yields.
Een methode wordt voorgesteld voor ingebouwde overtolligheidsanalyse van een apparaat van het halfgeleidergeheugen. De methode vereist geen behoud van volledige geheugenbitmap, en kan uitgevoerde op-spaander zijn en geïntegreerd binnen bestaand schakelschema BIST. Het regelmatige geheugen wordt ruim getest, en de gebrekkige rijen en de kolommen worden gemarkeerd voor vervanging door overtollige rijen en/of kolommen; de elementen die de meeste tekorten bevatten zijn te markeren de eerste. Als de elk van gebrekkige geheugenplaatsen kunnen worden vervangen gebruikend overtollige rijen en kolommen, wijst de methode het geheugen aan herstelbaar; een reparatieoplossing kan dan uit het geheugenapparaat worden afgetast. De methode wordt verondersteld om een snel, rendabel middel om geheugenapparaten te testen en te herstellen, van een voortvloeiende verbetering van productieopbrengsten te voorzien.
