An interface circuit is disclosed for synchronizing the transfer of data
from a first clock domain driven by a first clock signal to a second clock
domain driven by a second clock signal, where the phase and frequency
relationships of the first and second clock signals are known. The
interface circuit comprises: 1) a flip-flop having a data input for
receiving a first data signal from the first clock domain, a clock input
for receiving the first clock signal, and an output; 2) a latch having a
data input coupled to the flip-flop output, a clock input for receiving a
gating signal, and an output; and 3) a multiplexer having a first data
input coupled to the flip-flop output, a second data input coupled to the
latch output, and a selector input for selecting one of the first and
second data inputs for the multiplexer output.
Eine Schnittstellenleitung wird für das Synchronisieren der Übertragung von Daten von einem ersten Taktgebergebiet freigegeben, das durch ein erstes Taktgebersignal zu einem zweiten Taktgebergebiet gefahren wird, das durch ein zweites Taktgebersignal gefahren wird, in dem die Phase und Frequenz-Verhältnisse der ersten und zweiten Taktgebersignale bekannt. Die Schnittstellenleitung enthält: 1) signalisieren ein Flip-Flop, der eine Dateneingabe für das Empfangen erster Daten hat, vom ersten Taktgebergebiet, von einem Takteingang für das Empfangen des ersten Taktgebersignals und von einem Ausgang; 2) eine Verriegelung, die eine Dateneingabe verbunden zum Flip-Flop Ausgang, einen Takteingang für das Empfangen eines mit einem Gatter versehenden Signals und einen Ausgang hat; und 3) gab ein Mehrfachkoppler, der eine erste Dateneingabe verbunden wurden zum Flip-Flop Ausgang, eine zweite Dateneingabe verbunden wurden zum Verriegelung Ausgang und einen Vorwahl hat, für das Vorwählen eine der ersten und zweiten Dateneingaben für den Mehrfachkopplerausgang ein.
