Chip structure and process for forming the same

   
   

A chip structure comprises a substrate, a first built-up layer, a passivation layer and a second built-up layer. The substrate includes many electric devices placed on a surface of the substrate. The first built-up layer is located on the substrate. The first built-up layer is provided with a first dielectric body and a first interconnection scheme, wherein the first interconnection scheme interlaces inside the first dielectric body and is electrically connected to the electric devices. The first interconnection scheme is constructed from first metal layers and plugs, wherein the neighboring first metal layers are electrically connected through the plugs. The passivation layer is disposed on the first built-up layer and is provided with openings exposing the first interconnection scheme. The second built-up layer is formed on the passivation layer. The second built-up layer is provided with a second dielectric body and a second interconnection scheme, wherein the second interconnection scheme interlaces inside the second dielectric body and is electrically connected to the first interconnection scheme. The second interconnection scheme is constructed from at least one second metal layer and at least one via metal filler, wherein the second metal layer is electrically connected to the via metal filler. The thickness, width, and cross-sectional area of the traces of the second metal layer are respectively larger than those of the first metal layers.

Μια δομή τσιπ περιλαμβάνει ένα υπόστρωμα, ένα πρώτο οικιστικό στρώμα, ένα στρώμα παθητικότητας και ένα δεύτερο οικιστικό στρώμα. Το υπόστρωμα περιλαμβάνει πολλές ηλεκτρικές συσκευές που τοποθετούνται σε μια επιφάνεια του υποστρώματος. Το πρώτο οικιστικό στρώμα βρίσκεται στο υπόστρωμα. Στο πρώτο οικιστικό στρώμα παρέχεται ένα πρώτο διηλεκτρικό σώμα και ένα πρώτο σχέδιο διασύνδεσης, όπου το πρώτο σχέδιο διασύνδεσης συμπλέκει μέσα στο πρώτο διηλεκτρικό σώμα και συνδέεται ηλεκτρικά με τις ηλεκτρικές συσκευές. Το πρώτο σχέδιο διασύνδεσης κατασκευάζεται από τα πρώτα στρώματα και τα βουλώματα μετάλλων, όπου τα γειτονικά πρώτα στρώματα μετάλλων συνδέονται ηλεκτρικά μέσω των βουλωμάτων. Το στρώμα παθητικότητας διατίθεται στο πρώτο οικιστικό στρώμα και του παρέχονται οι ενάρξεις που εκθέτουν το πρώτο σχέδιο διασύνδεσης. Το δεύτερο οικιστικό στρώμα διαμορφώνεται στο στρώμα παθητικότητας. Στο δεύτερο οικιστικό στρώμα παρέχεται ένα δεύτερο διηλεκτρικό σώμα και ένα δεύτερο σχέδιο διασύνδεσης, όπου το δεύτερο σχέδιο διασύνδεσης συμπλέκει μέσα στο δεύτερο διηλεκτρικό σώμα και συνδέεται ηλεκτρικά με το πρώτο σχέδιο διασύνδεσης. Το δεύτερο σχέδιο διασύνδεσης κατασκευάζεται από τουλάχιστον το στρώμα μετάλλων ενός δευτερολέπτου και τουλάχιστον ένα μέσω του υλικού πληρώσεως μετάλλων, όπου το δεύτερο στρώμα μετάλλων συνδέεται ηλεκτρικά με μέσω του υλικού πληρώσεως μετάλλων. Το πάχος, το πλάτος, και ο διατομικός τομέας των ιχνών του δεύτερου στρώματος μετάλλων είναι αντίστοιχα μεγαλύτεροι από εκείνοι των πρώτων στρωμάτων μετάλλων.

 
Web www.patentalert.com

< Fixing apparatus for fusing and fixing toner image on transfer material in image forming apparatus

< Flip chip assembly structure for semiconductor device and method of assembling therefor

> Module with built-in electronic elements and method of manufacture thereof

> Light emitting device

~ 00135