Process-robust alignment mark structure for semiconductor wafers

   
   

An alignment mark structure for use upon a semiconductor substrate is disclosed. In an exemplary embodiment, the alignment mark structure includes a plurality of segments arranged in an alignment pattern, with each of the plurality of segments being formed from a base pattern created on the substrate. The base pattern includes a plurality of sizes, wherein each of the plurality of sizes of the base pattern is repeated throughout an entire length of each of the plurality of segments.

Una struttura del contrassegno di allineamento per uso su un substrato a semiconduttore è rilevata. In un incorporamento esemplare, la struttura del contrassegno di allineamento include una pluralità di segmenti organizzati in un modello di allineamento, con ciascuna della pluralità di segmenti che sono formati da un modello basso generato sul substrato. Il modello basso include una pluralità di formati, in cui ciascuna della pluralità di formati del modello basso è ripetuta durante un'intera lunghezza di ciascuna della pluralità di segmenti.

 
Web www.patentalert.com

< Semiconductor package

< Off-chip inductor

> Method and apparatus for determining contact opening dimensions using scatterometry

> Predicting manufacturing process failures

~ 00137