Disclosed is a semiconductor chip mounting substrate 4a bearing
semiconductor chips 19a and 19b thereof. The first substrate 4a includes a
power source line 22 for supplying a supply voltage potential to the
semiconductor chips 19a and 19b, a ground line 23 for supplying a ground
voltage potential to the semiconductor chips 19a and 19b, output lines 21a
and 21b to which an output signal is supplied from the semiconductor chips
19a and 19b, and an insulator layer 11 for covering the output lines 21a
and 21b. The insulator layer 11 is formed so that no insulator layer is
arranged in the area between the power source line 22 and the ground line
23.
È rilevato i circuiti integrati 19a e 19b a semiconduttore del circuito integrato del montaggio del substrato 4a a semiconduttore del cuscinetto di ciò. Il primo substrato 4a include una linea 22 di fonte di energia per assicurare un potenziale di tensione di rifornimento ai circuiti integrati 19a e 19b a semiconduttore, una linea al suolo 23 per assicurare un potenziale al suolo di tensione ai circuiti integrati 19a e 19b a semiconduttore, linee di uscita 21a e 21b a cui un segnale in uscita è fornito dai circuiti integrati 19a e 19b a semiconduttore e uno strato 11 dell'isolante per riguardare le linee di uscita 21a e 21b. Lo strato 11 dell'isolante è formato in moda da non organizzare strato dell'isolante nella zona fra la linea 22 di fonte di energia e la linea al suolo 23.
