A method of monitoring the characteristics of a delay locked loop (DLL) in
a memory device during a test mode is provided. The DLL generates an
internal clock signal based on an external clock signal. The external and
internal clock signals are normally synchronized. DLL constantly responds
to variations in operating condition of the memory device to keep the
external and internal clock synchronized. The method involves preventing
the DLL from responding to a change in operating condition such as a
change in the supply voltage of the memory device during a test mode.
Um método de monitorar as características do atrasa o laço locked (DLL) em um dispositivo de memória durante uma modalidade do teste é fornecido. O DLL gera um sinal interno do pulso de disparo baseado em um sinal externo do pulso de disparo. Os sinais externos e internos do pulso de disparo são sincronizados normalmente. O DLL responde constantemente às variações em condições operando-se do dispositivo de memória para manter o pulso de disparo externo e interno sincronizado. O método envolve impedir que o DLL responda a uma mudança em condições operando-se tais como uma mudança na tensão de fonte do dispositivo de memória durante uma modalidade do teste.
