A content addressable memory (CAM) device having a plurality of CAM blocks
and a block selection circuit. Each of the CAM blocks includes an array of
CAM cells to store data words having a width determined according to a
configuration value. The block selection circuit includes an input to
receive a class code and circuitry to output a plurality of select signals
to the plurality of CAM blocks. Each of the select signals selectively
disables a respective one of the plurality of CAM blocks from
participating in a compare operation according to whether the class code
matches a class assignment of the CAM block.
Un dispositif de mémoire d'adressage par le contenu (CAME) ayant une pluralité de blocs de CAME et d'un circuit de choix de bloc. Chacun des blocs de CAME inclut un choix de cellules de CAME pour stocker des mots contenant des données ayant une largeur déterminée selon une valeur de configuration. Le circuit de choix de bloc inclut une entrée pour recevoir une catégorie et des circuits pour produire une pluralité de signaux choisis à la pluralité de blocs de CAME. Chacun des signaux choisis neutralise sélectivement respectif de la pluralité de blocs de CAME de participer à une opération de comparer selon que la catégorie assortit une affectation de classes du bloc de CAME.
