RAM functional test facilitation circuit with reduced scale

   
   

The outputs of selectors 230 to 23N are respectively connected to the data inputs DI0 to DIN of a RAM 10A. One inputs of selectors 540 to 54N are respectively connected to the data outputs DO0 to DON of the RAM 10A, the other inputs are connected to corresponding outputs of the selectors 230 to 23N. The outputs of the selectors 540 to 54N are connected to data inputs D of respective scan flip-flops 520 to 52N. Not in a RAM test mode, data input lines 210 to 21N are selected by the selectors 230 to 23N to provide to the data inputs DI0 to DIN of the RAM 10A and to the scan flip-flops 520 to 52N through the selectors 540 to 54N, respectively.

As saídas dos seletores 230 a 23N são conectadas respectivamente às entradas de dados DI0 ao DIN de uma RAM 10A. Um inputs dos seletores 540 a 54N é conectado respectivamente às saídas de dados DO0 PARA DON da RAM 10A, as outras entradas é conectado às saídas correspondentes dos seletores 230 a 23N. As saídas dos seletores 540 a 54N são conectadas às entradas de dados D dos flip-flops respectivos 520 da varredura a 52N. Não em uma modalidade do teste de RAM, as linhas de entrada 210 dos dados a 21N são selecionadas pelos seletores 230 a 23N para fornecer às entradas de dados DI0 ao DIN da RAM 10A e aos flip-flops 520 da varredura a 52N através dos seletores 540 a 54N, respectivamente.

 
Web www.patentalert.com

< Apparatus and system for recovery of useful areas of partially defective direct rambus RIMM components

< Method and circuit for hot swap protection

> System and method for automatically configuring a debug system

> AMBA bus off-chip bridge

~ 00141