A system is provided for testing a first integrated circuit chip to be
packaged along with at least a second integrated circuit chip in a
semiconductor device, wherein at least some external terminals for the
semiconductor device are to be shared by the first and second integrated
circuit chips, and wherein the first integrated circuit chip is designed
for normal operation and a test mode. The system includes a plurality of
test buffer multiplexer circuits. Each test buffer multiplexer circuit is
operable to receive a respective signal from the second integrated circuit
chip when the first integrated circuit chip is in normal operation. Each
test buffer multiplexer circuit is further operable to receive a
respective signal from either the second integrated circuit chip or an
associated external terminal when the first integrated circuit chip is in
test mode. An external terminal of the semiconductor device operable to
receive a signal for causing the first integrated circuit chip to
transition between normal operation and the test mode.
Un sistema se proporciona para probar una primera viruta de circuito integrado que se empaquetará junto con por lo menos una segunda viruta de circuito integrado en un dispositivo de semiconductor, en donde por lo menos algunos terminales externos para el dispositivo de semiconductor deben ser compartidos por las primeras y segundas virutas de circuito integrado, y en donde la primera viruta de circuito integrado se diseña para la operación normal y un modo de la prueba. El sistema incluye una pluralidad de circuitos del multiplexor del almacenador intermediario de la prueba. Cada circuito del multiplexor del almacenador intermediario de la prueba es operable recibir una señal respectiva de la segunda viruta de circuito integrado cuando la primera viruta de circuito integrado está en la operación normal. Cada circuito del multiplexor del almacenador intermediario de la prueba es más a fondo operable recibir una señal respectiva de la segunda viruta de circuito integrado o de un terminal externo asociado cuando la primera viruta de circuito integrado está en modo de la prueba. Un terminal externo del dispositivo de semiconductor operable para recibir una señal para causar la primera viruta de circuito integrado a la transición entre la operación normal y el modo de la prueba.
