A three-dimensional memory array includes a plurality of rail-stacks on
each of several levels forming alternating levels of X-lines and Y-lines
for the array. Memory cells are formed at the intersection of each X-line
and Y-line. The memory cells of each memory plane are all oriented in the
same direction relative to the substrate, forming a serial chain diode
stack. In certain embodiments, row and column circuits for the array are
arranged to interchange function depending upon the directionality of
memory cells in the selected memory plane. High-voltage drivers for the
X-lines and Y-lines are each capable of passing a write current in either
direction depending on the direction of the selected memory cell. A
preferred bias arrangement reverse biases only unselected memory cells
within the selected memory plane, totaling approximately N.sup.2 memory
cells, rather than approximately 3N.sup.2 memory cells as with prior
arrays.
Eine dreidimensionale Gedächtnisreihe schließt eine Mehrzahl von Schiene-stapelt auf jedem einiger Niveaus ein, die wechselnde Niveaus der X-Linien und der Y-Linien für die Reihe bilden. Speicherzellen werden am Durchschnitt jeder X-Linie und Y-Linie gebildet. Alle Speicherzellen jeder Gedächtnisfläche werden in der gleichen Richtung im Verhältnis zu dem Substrat orientiert und bilden eine Serienkettendiodenbaugruppe. In bestimmten Verkörperungen, werden Reihe und Spalte Stromkreise für die Reihe geordnet, um Funktion auszutauschen, abhängend nach dem Directionality der Speicherzellen in der vorgewählten Gedächtnisfläche. Hochspannungstreiber für die X-Linien und die Y-Linien sind jede zum Führen eines schreibenstromes in jeder Richtung abhängig von der Richtung der vorgewählten Speicherzelle fähig. Bevorzugte schräge Anordnung Gegenmagnetisierungen nur gemischte Speicherzellen innerhalb der vorgewählten Gedächtnisfläche, N.sup.2 Speicherzellen, anstatt ungefähr 3N.sup.2 Speicherzellen wie mit vorherigen Reihen ungefähr zusammenzählend.
