In one embodiment, a compound semiconductor vertical FET device (11)
includes a first trench (29) formed in a body of semiconductor material
(13), and a second trench (34) formed within the first trench (29) to
define a channel region (61). A doped gate region (59) is then formed on
the sidewalls and the bottom surface of the second trench (34). Source
regions (26) are formed on opposite sides of the double trench structure
(28). Localized gate contact regions (79) couple individual doped gate
regions (59) together. Contacts (84, 85, 87) are then formed to the
localized gate contact regions (79), the source regions (26), and an
opposing surface (21) of the body of semiconductor material (13). The
structure provides a compound semiconductor vertical FET device (11, 41,
711, 712, 811, 812) having enhanced blocking capability and improved
switching performance.
En una encarnación, un dispositivo vertical del FET del semiconductor compuesto (11) incluye un primer foso (29) formado en un cuerpo del material del semiconductor (13), y un segundo foso (34) formado dentro del primer foso (29) para definir una región del canal (61). Una región de puerta dopada (59) entonces se forma en los flancos y el fondo del segundo foso (34). Las regiones de la fuente (26) se forman en lados opuestos de la estructura doble del foso (28). Las regiones localizadas del contacto de la puerta (79) juntan regiones de puerta dopadas individuales (59) juntas. Los contactos (84, 85, 87) entonces se forman a las regiones localizadas del contacto de la puerta (79), a las regiones de la fuente (26), y a una superficie de oposición (21) del cuerpo del material del semiconductor (13). La estructura proporciona un dispositivo vertical del FET del semiconductor compuesto (11, 41, 711, 712, 811, 812) realzando el bloqueo de capacidad y mejorando funcionamiento que cambia.
