The reduction in size, noise and voltage is realized in a MOS solid-state
imaging device. A gate electrode in a pixel part is formed in a two-level
structure. An amplifier gate of an amplifier transistor is formed in the
first level while a select gate of a select transistor is formed in the
second level. The both are structurally partly overlapped. With the
first-level amplifier gate as self-alignment, ions are implanted for a
select gate in the second level. Although the gate electrode if formed in
one level as in the conventional requires a space of nearly a design rule
between the amplifier gate and the select gate, the structure of the
invention can eliminate such a dead space. Meanwhile, because the
diffusion layer does not exist between the amplifier gate and the select
gate, the diffusion layer is eliminated of sheet resistance and voltage
drop. Also, the resistance and voltage decrease, resulting from the LDD
region of a transistor gate end, are eliminated in one end of the
amplifier gate and in one end of the select gate.
A redução no tamanho, no ruído e na tensão é realizada em um dispositivo solid-state da imagem latente do MOS. Um elétrodo de porta em uma peça do pixel é dado forma em uma estrutura two-level. Uma porta do amplificador de um transistor do amplificador está dada forma no primeiro nível quando uma porta seleta de um transistor seleto for dada forma no segundo nível. O ambos são sobrepostos estrutural em parte. Com a porta first-level do amplificador como o self-alinhamento, os íons implanted para uma porta seleta no segundo nível. Embora o elétrodo de porta se dado forma em um nível como no convencional requeira um espaço quase de uma régua do projeto entre a porta do amplificador e a porta seleta, a estrutura da invenção pode eliminar um espaço tão inoperante. Entrementes, porque a camada da difusão não existe entre a porta do amplificador e a porta seleta, a camada da difusão é eliminada da resistência de folha e da queda de tensão. Também, a resistência e a tensão diminuem, resultando da região de LDD de uma extremidade da porta do transistor, são eliminadas em uma extremidade da porta do amplificador e em uma extremidade da porta seleta.
