In a passive element memory array, such as a rail stack array having a
continuous semiconductor region along one or both of the array lines,
programming a memory cell may disturb nearby memory cells as result of a
leakage path along the array line from the selected cell to the adjacent
cell. This effect may be reduced substantially by changing the relative
timing of the programming pulses applied to the array lines for the
selected memory cell, even if the voltages are unchanged. In an exemplary
three-dimensional antifuse memory array, a positive-going programming
pulse applied to the anode region of the memory cell preferably is timed
to lie within the time that a more lightly-doped cathode region is pulsed
low.
Dans une rangée passive de mémoire d'élément, telle qu'une rangée de pile de rail avoir une région de semi-conducteur continue le long d'une ou toutes les deux lignes de rangée, programmant une cellule de mémoire peut déranger les cellules de mémoire voisines comme résultat d'un chemin de fuite suivant la ligne de rangée de la cellule choisie à la cellule adjacente. Cet effet peut être réduit sensiblement en changeant la synchronisation relative des impulsions de programmation appliquées aux lignes de rangée pour la cellule de mémoire choisie, même si les tensions sont inchangées. Dans une rangée tridimensionnelle exemplaire de mémoire d'antifuse, une impulsion de programmation positif-allante appliquée à la région d'anode de la cellule de mémoire de préférence est chronométrée pour se trouver en dessous du temps qu'une région léger-enduite de cathode est palpitée bas.
