System and method for dynamically adjusting to CPU performance changes

   
   

In a computer system having a processor capable of operating at a plurality of performance states, including a first and a second performance state, wherein while the processor operates in any of the performance states it executes tasks at an expected processing performance, a system and method for dynamically adjusting to transitions between the first and second performance states. A determination is made that a performance state change is needed and a transition is initiated. The system halts task scheduling, measures CPU performance at the new performance state and resumes task scheduling within the constraints of the new performance state. The system also adjusts tasks as a function of CPU performance within the new performance state, wherein adjusting includes notifying each task of the transition between performance states.

In un sistema di elaborazione che ha un processor capace di funzionamento ad una pluralità di prestazioni dichiara, compresi un primo e lle secondo prestazioni dichiarano, in cui mentre il processor funziona in c'è ne delle prestazioni le dichiara esegue le mansioni alle prestazioni d'elaborazione previste, un sistema ed il metodo per dinamicamente la registrazione alle transizioni fra le prime e seconde prestazioni dichiara. Una determinazione è fatta che lle prestazioni dichiarano il cambiamento sono necessarie e una transizione è iniziata. Il sistema ferma l'operazione che programma, le prestazioni del CPU di misure alle nuove prestazioni dichiarano e l'operazione dei resumes che programma all'interno dei vincoli di nuove prestazioni dichiara. Il sistema inoltre registra le mansioni in funzione delle prestazioni del CPU all'interno di nuove prestazioni dichiara, in cui registrare include informare ogni operazione della transizione fra le prestazioni dichiara.

 
Web www.patentalert.com

< Microprocessor interface

< Hot-swappable router interface card with stable power on/off procedure

> Memory access collision avoidance scheme

> Method and apparatus for display of ventricular electrograms

~ 00145