There is disclosed a memory system including a memory cell array, a sense
amplifier circuit, a write circuit, a level setting circuit, a column
decoder, a data line, and a sense amplifier control circuit. The level
setting circuit sets external input data to substantially the same level
as a read potential difference level from the memory cell. The external
input data whose level has been set by the level setting circuit is
transferred to the sense amplifier selected by the column decoder via the
data line. The sense amplifier control circuit activates the selected
sense amplifier so as to write the external input data into the memory
cell with substantially the same sequence as that at a data read time from
the memory cell.
É divulgado um sistema da memória including uma disposição de pilha da memória, um circuito do amplificador do sentido, um circuito da escrita, um nível que ajustam o circuito, um decodificador da coluna, uma linha de dados, e um circuito de controle do amplificador do sentido. O circuito de ajuste nivelado ajusta dados de entrada externos substancialmente ao mesmo nível que um nível potencial lido da diferença da pilha de memória. Os dados de entrada externos cujo em nível foi ajustado pelo circuito de ajuste nivelado são transferidos ao amplificador do sentido selecionado pelo decodificador da coluna através da linha de dados. O circuito de controle do amplificador do sentido ativa o amplificador selecionado do sentido para escrever substancialmente os dados de entrada externos na pilha de memória com a mesma seqüência que aquele em uma estadia lida dados da pilha de memória.
