A frequency prescaler includes an asynchronous counter having a least
significant stage clocked by an input signal, and a first true single
phase clock flip-flop having an input stage with an embedded logic gate to
decode a state of the asynchronous counter, configured to modify a modulus
of the asynchronous counter.
Prescaler частоты вклюает асинхронный счетчик имея наименьший значительно этап хронометрироваться входным сигналом, и первый поистине flip-flop часов одиночной фазы имея этап входного сигнала с врезанным стробом логики расшифровать положение асинхронного счетчика, установленное для того чтобы доработать модуль асинхронного счетчика.
