A hybrid microelectronic array structure is fabricated from a readout
integrated circuit array of microelectronic integrated circuits and a
supported array of supported islands. The supported islands include one or
more supported elements, with a respective supported element for each of
the readout integrated circuits. The supported array is made by depositing
the first semiconductor region onto a supported substrate and depositing
the second semiconductor region onto the first semiconductor region, and
defining supported islands as electrically isolated segments. On each
supported element, a first interconnect is formed to the first
semiconductor region and a second interconnect is formed to the second
semiconductor region. The supported array is joined to the readout
integrated circuit array by an interconnect structure, preferably a bump
interconnect structure, to form the hybrid microelectronic array
structure, with each readout integrated electrically interconnected to the
respective one of the supported elements.
Una struttura microelettronica ibrida di allineamento è fabbricata da un allineamento del circuito integrato della lettura dei circuiti integrati microelettronici e da un allineamento sostenuto delle isole sostenute. Le isole sostenute includono uno o più elementi sostenuti, con un elemento sostenuto rispettivo per ciascuno dei circuiti integrati della lettura. L'allineamento sostenuto è fatto depositando la prima regione a semiconduttore su un substrato sostenuto e depositando la seconda regione a semiconduttore sulla prima regione a semiconduttore e definendo le isole sostenute come segmenti elettricamente isolati. Su ogni elemento sostenuto, una prima interconnessione è formata alla prima regione a semiconduttore e una seconda interconnessione è formata alla seconda regione a semiconduttore. L'allineamento sostenuto si unisce all'allineamento del circuito integrato della lettura da una struttura di interconnessione, preferibilmente una struttura di interconnessione dell'urto, per formare la struttura microelettronica ibrida di allineamento, con ogni lettura integrata collegata elettricamente a quella rispettiva degli elementi sostenuti.
