A high voltage insulated gate field-effect transistor includes an insulated
gate field-effect device structure having a source and a drain, the drain
being formed with an extended well region having one or more buried layers
of opposite conduction type sandwiched therein. The one or more buried
layers create an associated plurality of parallel JFET conduction channels
in the extended portion of the well region. The parallel JFET conduction
channels provide the HVFET with a low on-state resistance.
Um transistor isolado de alta tensão do field-effect da porta inclui uma estrutura isolada do dispositivo do field-effect da porta que tem uma fonte e um dreno, o dreno que está sendo dado forma com uma região boa estendida que tem aquele ou mais camadas enterradas de tipo oposto da condução imprensado nisso. Esse ou mais camadas enterradas críam um plurality associado das canaletas paralelas da condução de JFET na parcela prolongada da região boa. As canaletas paralelas da condução de JFET fornecem o HVFET com uma resistência baixa do em-estado.
