The present invention provides a double gated transistor and a method for
forming the same that results in improved device performance and density.
The preferred embodiment of the present invention provides a double gated
transistor with asymmetric gate doping, where one of the double gates is
doped degenerately n-type and the other degenerately p-type. By doping one
of the gates n-type, and the other p-type, the threshold voltage of the
resulting device is improved. Additionally, the preferred transistor
design uses an asymmetric structure that results in reduced gate-to-drain
and gate-to-source capacitance. In particular, dimensions of the weak
gate, the gate that has a workfunction less attractive to the channel
carriers, are reduced such that the weak gate does not overlap the
source/drain regions of the transistor. In contrast the strong gate, the
gate having a workfunction that causes the inversion layer to form
adjacent to it, is formed to slightly overlap the source/drain regions.
This asymmetric structure allows for the performance benefits of a double
gate design without the increased capacitance that would normally result.
De onderhavige uitvinding verstrekt een dubbele transistor met poorten en een methode om het zelfde te vormen dat in betere apparatenprestaties en dichtheid resulteert. De aangewezen belichaming van de onderhavige uitvinding voorziet een dubbele transistor met poorten van het asymmetrische poort smeren, waar één van de dubbele poorten gesmeerd degenerately n-type en het andere degenerately p-type is. Door het smeren van één van het poorten n-type, en het andere p-type, is het drempelvoltage van het resulterende apparaat beter. Bovendien, gebruikt het aangewezen transistorontwerp een asymmetrische structuur die in verminderde poort-aan-afvoerkanaal en poort-aan-broncapacitieve weerstand resulteert. In het bijzonder worden de afmetingen van de zwakke poort, de poort die een workfunction minder aantrekkelijk aan de kanaaldragers heeft, verminderd dusdanig dat de zwakke poort niet de bron/afvoerkanaalgebieden van de transistor overlapt. In tegenstelling wordt de sterke poort, de poort die een workfunction heeft die de inversielaag om zich naast het veroorzaakt te vormen, gevormd om de bron/afvoerkanaalgebieden lichtjes te overlappen. Deze asymmetrische structuur staat voor de prestatiesvoordelen toe van een dubbel poortontwerp zonder de verhoogde capacitieve weerstand die normaal zou voortvloeien.
