The specification discloses a structure and method for measuring the
etching speed. A test layer is connected with several resistors. Etching
the metal layer disconnects in order the resistors from the circuit. The
equivalent resistance of the sensing resistor system is measured to obtain
the etching speed. In consideration of the errors of the resistors, the
invention also provides a structure that utilizes an IC layout technique
to put an interdigitized dummy resistor beside the sensing resistors. By
taking the ratio of the equivalent resistance of the sensing resistors and
the dummy resistor, the invention can compute to obtain the etching speed.
De specificatie onthult een structuur en een methode om de etssnelheid te meten. Een testlaag wordt verbonden aan verscheidene weerstanden. Het etsen van de metaallaag maakt in orde de weerstanden van de kring los. De gelijkwaardige weerstand van het ontdekkende weerstandssysteem wordt gemeten om de etssnelheid te verkrijgen. In overweging van de fouten van de weerstanden, verstrekt de uitvinding ook een structuur die een IC lay-outtechniek gebruikt om te zetten interdigitized proefweerstand naast de ontdekkende weerstanden. Door de verhouding van de gelijkwaardige weerstand van de ontdekkende weerstanden en de proefweerstand te nemen, kan de uitvinding gegevens verwerken om de etssnelheid te verkrijgen.
