Method and apparatus for selectively compacting test responses

   
   

A method and apparatus to compact test responses containing unknown values or multiple fault effects in a deterministic test environment. The proposed selective compactor employs a linear compactor with selection circuitry for selectively passing test responses to the compactor. In one embodiment, gating logic is controlled by a control register, a decoder, and flag registers. This circuitry, in conjunction with any conventional parallel test-response compaction scheme, allows control circuitry to selectively enable serial outputs of desired scan chains to be fed into a parallel compactor at a particular clock rate. A first flag register determines whether all, or only some, scan chain outputs are enabled and fed through the compactor. A second flag register determines if the scan chain selected by the selector register is enabled and all other scan chains are disabled, or the selected scan chain is disabled and all other scan chains are enabled. Other embodiments allow selective masking of a variable number of scan chain outputs.

Un metodo e un apparecchio per comprimere le risposte della prova che contengono i valori sconosciuti o gli effetti multipli del difetto in un ambiente deterministico della prova. Il costipatore selettivo proposto impiega un costipatore lineare con i circuiti di selezione per selettivamente passare le risposte della prova al costipatore. In un incorporamento, la logica gating è controllata da un registro di controllo, da un decodificatore e dai registri della bandierina. Questi circuiti, insieme con tutto lo schema parallelo convenzionale di consolidamento di prova-risposta, permettono che i circuiti di controllo permettano selettivamente alle uscite di serie delle catene volute di esplorazione di essere inseriti in un costipatore parallelo ad un tasso di orologio particolare. Un primo registro della bandierina determina se tutti, o soltanto alcuni, uscite chain di esplorazione siano permessi ed alimentati tramite il costipatore. Un secondo registro della bandierina determina se la catena di esplorazione selezionata dal registro del selettore è permessa e tutte le altre catene di esplorazione sono disabled, o la catena selezionata di esplorazione è disabled e tutte le altre catene di esplorazione sono permesse. Altri incorporamenti permettono mascherare selettivo di un numero variabile di uscite della catena di esplorazione.

 
Web www.patentalert.com

< Method for simulating an electrical circuit, computer program product, software application, and data carrier

< Configuration for testing an integrated semiconductor memory and method for testing the memory

> Dynamic binary translator with a system and method for updating and maintaining coherency of a translation cache

> Bimodal Java just-in-time complier

~ 00149