A semiconductor memory device as claimed in the present invention has a
reference cell, a first memory cell, a second memory cell located nearer
the first memory cell than the reference cell and a data read circuit
provided therein. The data read circuit identifies first data stored in
the first memory cell based on a reference cell electrical state of the
reference cell and a first electrical state of the first memory cell.
Furthermore, the data read circuit identifies second data stored in the
second memory cell based on the first electrical state of the first memory
cell and a second electrical state of the second memory cell. The
semiconductor memory device having such configuration is able to suppress
influence of variation in electrical performance of memory cell and stably
identify data stored in a memory cell.
Um dispositivo de memória do semicondutor segundo a invenção atual tem uma pilha da referência, uma primeira pilha de memória, uma segunda pilha de memória encontrada mais próximo a primeira pilha de memória do que a pilha da referência e um circuito lido dados fornecido nisso. O circuito lido dados identifica os primeiros dados armazenados na primeira pilha de memória baseada em um estado elétrico da pilha da referência da pilha da referência e em um primeiro estado elétrico da primeira pilha de memória. Além disso, o circuito lido dados identifica os segundos dados armazenados na segunda pilha de memória baseada no primeiro estado elétrico da primeira pilha de memória e em um segundo estado elétrico da segunda pilha de memória. O dispositivo de memória do semicondutor que tem tal configuração pode suprimir a influência da variação no desempenho elétrico da pilha de memória e identificar estàvel os dados armazenados em uma pilha de memória.
