A nonvolatile semiconductor memory device capable of controlling a single
memory chip similar to a plurality of memory chips. The memory chip has a
plurality of Electrically Erasable Programmable Read Only Memory circuits,
each of which includes a control circuit for carrying out sequential
writing control and which EEPROM circuits share a data bus. Each of the
EEPROM circuits has a Chip Enable terminal CE and a Ready/Busy terminal
RIB, so that data writing processes can be simultaneously carried out in
the respective EEPROM circuits in parallel. The activity and inactivity of
each of the EEPROM circuits may also be controlled by a logical
combination of a master chip enable signal and a chip enable signal of
each of the individual EEPROM circuits. A pass or fail result of writing
operations may be output or held and accumulated, with the nonvolatile
semiconductor memory device having modes of operation in which it is
determined whether data may be input to a data buffer by selectively
referring to a pass/fail result.
Um dispositivo de memória permanente do semicondutor capaz de controlar uma única microplaqueta de memória similar a um plurality de microplaquetas de memória. A microplaqueta de memória tem um plurality dos circuitos somente de memória lida programável eletricamente apagáveis, cada um de que inclui um circuito de controle para o controle seqüencial se realizar da escrita e de que EEPROM circuita a parte uma barra-ônibus de dados. Cada um dos circuitos de EEPROM manda uma microplaqueta permitir o CE terminal e um REFORÇO terminal de Ready/Busy, de modo que os processos da escrita dos dados possam simultaneamente ser realizados nos circuitos respectivos de EEPROM na paralela. A atividade e o inactivity de cada um dos circuitos de EEPROM podem também ser controlados por uma combinação lógica de uma microplaqueta mestra permitem o sinal e uma microplaqueta permite o sinal de cada um dos circuitos individuais de EEPROM. Um resultado da passagem ou da falha de escrever operações pode output ou prendido e acumulado, com o dispositivo de memória permanente do semicondutor que tem as modalidades de operação em que se determina se os dados podem input a um amortecedor dos dados seletivamente consultando a um resultado de pass/fail.
