A video signal is sampled in response to a sampling signal, and is fed to a
data line. The sampling signal is generated based on an enable signal. A
timing control circuit includes a group of delay circuits to delay a
reference clock signal, a selector circuit to select signals in response
to a selection signal, and an enable signal generator circuit to generate
an enable signal based on an enable clock signal. The selection signal is
generated based on a phase difference signal and has a constant
fluctuation.
Un signal visuel est prélevé en réponse à un signal de prélèvement, et est introduit à une ligne de données. Le signal de prélèvement est produit a basé sur un signal de permettre. Un circuit de commande de synchronisation inclut un groupe de de retarder des circuits pour retarder un signal d'horloge de référence, un circuit de sélecteur aux signaux choisis en réponse à un signal de choix, et un circuit de générateur de signal de permettre pour produire d'un signal de permettre basé sur un signal d'horloge de permettre. Le signal de choix est produit a basé sur un signal de différence de phase et a une fluctuation constante.
