Array of gate dielectric structures to measure gate dielectric thickness and parasitic capacitance

   
   

Accurate determination of gate dielectric thickness is required to produce high-reliability and high-performance ultra-thin gate dielectric semiconductor devices. Large area gate dielectric capacitors with ultra-thin gate dielectric layers suffer from high gate leakage, which prevents the accurate measurement of gate dielectric thickness. Accurate measurement of gate dielectric thickness of smaller area gate dielectric capacitors is hindered by the relatively large parasitic capacitance of the smaller area capacitors. The formation of first and second dummy structures on a wafer allow the accurate determination of gate dielectric thickness. First and second dummy structures are formed that are substantially similar to the gate dielectric capacitors except that the first dummy structures are formed without the second electrode of the capacitor and the second dummy structures are formed without the first electrode of the capacitor structure. The capacitance, and therefore thickness, of the gate dielectric capacitor is determined by subtracting the parasitic capacitances measured at the first and second dummy structures.

Genaue Ermittlung der dielektrischen Stärke des Gatters wird angefordert, um Hochzuverlässigkeit und des leistungsstarken ultradünnen Gatters dielektrische Halbleiterelemente zu produzieren. Dielektrische Kondensatoren des großen Bereich Gatters mit dielektrischen Schichten des ultradünnen Gatters leiden unter hohem Gatterdurchsickern, das das genaue Maß der Gatternichtleiterstärke verhindert. Genaues Maß der dielektrischen Stärke des Gatters der dielektrischen Kondensatoren des kleinerer Bereich Gatters wird durch die verhältnismäßig große parasitsche Kapazitanz der kleinerer Bereich Kondensatoren gehindert. Die Anordnung von zuerst und an zweiter Stelle blinde Strukturen auf einer Oblate erlauben die genaue Ermittlung der Gatternichtleiterstärke. Zuerst und an zweiter Stelle blinde Strukturen werden gebildet, die den dielektrischen Kondensatoren des Gatters im wesentlichen ähnlich sind, außer daß die ersten blinden Strukturen ohne die zweite Elektrode des Kondensators gebildet werden und die zweiten blinden Strukturen ohne die erste Elektrode der Kondensatorstruktur gebildet werden. Die Kapazitanz und folglich die Stärke, des dielektrischen Kondensators des Gatters wird festgestellt, indem man die parasitschen Kapazitanzen subtrahiert, die an den ersten und zweiten blinden Strukturen gemessen werden.

 
Web www.patentalert.com

< Method of manufacturing SOI element having body contact

< Transistor with workfunction-induced charge layer

> CMOS device on ultrathin SOI with a deposited raised source/drain, and a method of manufacture

> Semiconductor device and method of manufacturing the same

~ 00155