A ferroelectric memory device comprises a logic programmable capacitance
reference circuit. The circuit is adapted to generate a reference voltage
during a sense mode of operation, wherein the reference voltage comprises
a value that is a function of one more memory conditions. The memory
device further comprises a bit line pair, wherein a first bit line of the
bit line pair has a ferroelectric capacitor coupled thereof for sensing
thereof, and a second bit line of the bit line pair is coupled to the
reference voltage. A sense circuit is coupled to the bit line pair and is
configured to detect a data state associated with the ferroelectric
capacitor using a voltage associated with the first bit line and reference
voltage on the second bit line.
Um dispositivo de memória ferroelectric compreende um circuito programável da referência da capacidade da lógica. O circuito é adaptado para gerar uma tensão da referência durante uma modalidade do sentido de operação, wherein a tensão da referência compreende um valor que seja uma função condições de uma de mais memória. O dispositivo de memória mais adicional compreende uma linha par do bocado, wherein uma primeira linha do bocado da linha par do bocado tem um capacitor ferroelectric acoplado disso detetando disso, e uma segunda linha do bocado da linha par do bocado é acoplada à tensão da referência. Um circuito do sentido é acoplado à linha par do bocado e configurarado para detectar um estado dos dados associado com o capacitor ferroelectric usando uma tensão associada com a primeira tensão da linha e da referência do bocado na segunda linha do bocado.
