A memory system for a data processor whereby a plurality of memory devices,
or storage chips, are coupled to a memory controller. There may be one,
two, or more such memory devices, wherein some of the memory devices may
be coupled to the memory controller via a single data bus, with an
alternative embodiment including a second plurality of such memory devices
coupled to the memory controller via a second data bus. Two separate clock
buses are used to transport data between the memory controller and the
various memory devices. A first clock bus is used to synchronize the
transfer of data from the memory controller to a memory device. This clock
bus will have a clock signal generated at the memory controller through a
clock generation circuitry as a function of a system clock received by the
memory controller. A similar clock generation circuitry at the memory
device will receive the clock signal in order to synchronize the transfer
of the data from a sending latch of the memory controller to a receiving
latch in the memory device. A separate clock bus is used to transfer data
from a memory device to the memory controller. Again, a clock signal is
generated at the memory controller and sent on the second clock bus to the
memory device. Clock generation circuits at the memory controller and at
the memory device synchronize the sending latch at the memory device with
the receiving latch at the memory controller. Both of the clock signals
are synchronized with each other and with the received system clock.
Een geheugensysteem voor een gegevensbewerker waardoor een meerderheid van geheugenapparaten, of de opslagspaanders, aan een geheugencontrolemechanisme worden gekoppeld. Er kunnen één, twee, of meer dergelijke geheugenapparaten zijn, waarin enkele geheugenapparaten aan het geheugencontrolemechanisme via één enkele gegevensbus, met een alternatieve belichaming met inbegrip van een tweede meerderheid van dergelijke geheugenapparaten kunnen worden gekoppeld die aan het geheugencontrolemechanisme worden gekoppeld via een tweede gegevensbus. Twee afzonderlijke klokbussen worden gebruikt aan vervoergegevens tussen het geheugencontrolemechanisme en de diverse geheugenapparaten. Een eerste klokbus wordt gebruikt om de overdracht van gegevens van het geheugencontrolemechanisme aan een geheugenapparaat te synchroniseren. Deze klokbus zal een kloksignaal hebben dat bij het geheugencontrolemechanisme door een schakelschema van de klokgeneratie als functie van een systeemklok wordt geproduceerd die door het geheugencontrolemechanisme wordt ontvangen. Een gelijkaardig schakelschema van de klokgeneratie bij het geheugenapparaat zal het kloksignaal ontvangen om de overdracht van de gegevens van een verzendende klink van het geheugencontrolemechanisme te synchroniseren naar een ontvangende klink in het geheugenapparaat. Een afzonderlijke klokbus wordt gebruikt om gegevens van een geheugenapparaat aan het geheugencontrolemechanisme over te brengen. Opnieuw, wordt een kloksignaal geproduceerd bij het geheugencontrolemechanisme en op de tweede klokbus naar het geheugenapparaat verzonden. Klok generatiekringen bij het geheugencontrolemechanisme en bij het geheugenapparaat synchroniseer de verzendende klink bij het geheugenapparaat met de ontvangende klink bij het geheugencontrolemechanisme. Zowel van de klok zijn de signalen gesynchroniseerd met elkaar als met de ontvangen systeemklok.
