Interleaver for turbo decoder

   
   

Techniques to efficiently generate memory addresses for a Turbo code interleaver using a number of look-up tables. An interleaver includes a storage unit, sets of tables, and an address generator. The storage unit stores K elements for a data packet at locations representative of an R.times.C array, with the elements being stored in a first (e.g., linear) order and provided in a second (e.g., interleaved) order. A first set of table(s) stores sequences (e.g., inter-row permutation sequences P.sub.A, P.sub.B, P.sub.C, and P.sub.D) used to perform row permutation of the array to map from the first order to the second order. A second set of table(s) stores sequences (e.g., intra-row base sequences and prime number sequences) used to perform column permutation. The address generator receives a first address for the first order and generates a corresponding second address for the second order based on sequences stored in the tables.

Las técnicas para generar eficientemente las direcciones de memoria para un Turbo cifran el interleaver usando un número de tablas del look-up. Un interleaver incluye una unidad del almacenaje, sistemas de tablas, y un generador de dirección. Los elementos de los almacenes K de la unidad del almacenaje para un paquete de los datos en el representante de las localizaciones de un arsenal de R.times.C, con los elementos que son almacenados en una primera (e.g.) orden linear y con tal que en una segunda (e.g., interpolado) orden. Un primer sistema de table(s) almacena las secuencias (e.g., la permutación de la inter-fila ordena P.sub.A, P.sub.B, P.sub.C, y P.sub.D) usadas para realizar la permutación de la fila del arsenal para traz la primera orden a la segunda orden. Un segundo sistema de table(s) almacena las secuencias (e.g., las secuencias bajas de la intra-fila y secuencias primeras del número) usadas para realizar la permutación de la columna. El generador de dirección recibe una primera dirección para la primera orden y genera corresponder en segundo lugar dirección para la segunda orden basada en las secuencias almacenadas en las tablas.

 
Web www.patentalert.com

< Method and system for a host processor to broadcast data to instruction or data memories of several processors in a multi-processor integrated circuit

< Switchover device and information recording/reproducing apparatus having the switchover device

> Routing protocol based redundancy design for shared-access networks

> Methods and apparatus for reducing the size of code with an exposed pipeline by encoding NOP operations as instruction operands

~ 00156