A read control circuit and a reading method for an electronic memory device
integrated on a semiconductor includes a non-volatile memory matrix with
associated row and column decoders connected to respective outputs of an
address counter. An address transition detect (ATD) circuit detects an
input transition as the memory device is being accessed, and read
amplifiers and attendant registers transfer the data read from the memory
matrix to the output. The read control circuit includes a detection
circuit to which is input a clock signal and a logic signal to enable
reading in the burst mode. A burst read mode control logic circuit is
connected downstream of the detection circuit. The method includes
accessing the memory matrix in a random read mode, detecting a request for
access in the burst read mode, and executing the parallel reading of a
plurality of memory words during a single period of time clocked by the
clock signal.
Een gelezen controlekring en een lezingsmethode voor een elektronisch geheugenapparaat dat op een halfgeleider wordt geïntegreerd omvatten een niet-vluchtig geheugenmatrijs met bijbehorende rij en kolomdecoders die aan respectieve output van een adresteller worden aangesloten. Een adresovergang ontdekt (ATD) de kring ontdekt een inputovergang aangezien het geheugenapparaat wordt betreden, en gelezen versterkers en de begeleidende registers brengen de gelezen gegevens van de geheugenmatrijs aan over de output. De gelezen controlekring omvat een opsporingskring waarin een kloksignaal en een logicasignaal wordt ingevoerd om lezing op de uitbarstingswijze toe te laten. Een uitbarsting gelezen de logicakring wordt van de wijzecontrole verbonden stroomafwaarts van de opsporingskring. De methode omvat de toegang tot van de geheugenmatrijs in een willekeurige gelezen wijze die, die een verzoek om toegang op de uitbarsting gelezen wijze ontdekt, en de parallelle lezing van een meerderheid van geheugenwoorden uitvoert tijdens één enkele tijdspanne die door het kloksignaal wordt geklokt.
