Fabrication of low power CMOS device with high reliability

   
   

A semiconductor device includes a relatively lower threshold level MOSFET and relatively higher threshold level MOSFETs of n- and p-types. The higher threshold level MOSFETs have gate oxide films which is thicker than that of the lower threshold level MOSFET and, in addition, the gate oxide film of the higher threshold level MOSFET of n-type is thicker than that of the higher threshold level MOSFET of p-type. To fabricate the semiconductor device, implantation treatments of fluorine ions are carried out before the gate oxide treatment. Specifically, as for the higher threshold level MOSFETs of n- and p-types, implantation treatments of fluorine ions are independently carried out with unique implantation conditions.

Un dispositivo de semiconductor incluye un MOSFET relativamente más bajo del límite de alarma y mOSFETs relativamente más altos del límite de alarma de la n y de los p-tipos. Los mOSFETs más altos del límite de alarma tienen películas del óxido de la puerta que es más grueso que el del MOSFET más bajo del límite de alarma y, además, la película del óxido de la puerta del MOSFET más alto del límite de alarma del n-tipo es más gruesa que el del MOSFET más alto del límite de alarma del p-tipo. Para fabricar el dispositivo de semiconductor, los tratamientos de la implantación de los iones del flúor se realizan antes del tratamiento del óxido de la puerta. Específicamente, en cuanto a los mOSFETs más altos del límite de alarma de la n y de los p-tipos, los tratamientos de la implantación de los iones del flúor se realizan independientemente con condiciones únicas de la implantación.

 
Web www.patentalert.com

< Self-aligned MIM capacitor process for embedded DRAM

< Structure of a trapezoid-triple-gate FET

> Semiconductor device and method for manufacturing the same

> Hybrid optical element and photodetector device

~ 00160