Any of the processors CPU1 to CPUn turns the miss hit detecting signal line
5 to a low level upon detecting occurrence of a miss hit. In response, the
mode switching controller 2 is notified of the occurrence of a miss hit
and switches each of the processors CPU1 to CPUn to the synchronous
operation mode. Also, each command from each of the processors CPU1 to
CPUn is appended with a tag. When each of the processors CPU1 to CPUn
feeds the synchronization detecting signal line 6 with the tags which are
identical as designated as a synchronous point, the operation of the
processors can be switched to the non-synchronous operation mode by the
mode switching controller 2.
Cualesquiera de los procesadores CPU1 a CPUn dan vuelta a la falta golpeada detectando la línea de señales 5 a un nivel bajo sobre la detección de ocurrencia de un golpe de la falta. En respuesta, el regulador de conmutación de modo 2 se notifica de la ocurrencia de una falta golpeada y cambia cada uno de los procesadores CPU1 a CPUn al modo de la operación síncrona. También, cada comando de cada uno de los procesadores CPU1 a CPUn se añade con una etiqueta. Cuando cada uno de los procesadores CPU1 a CPUn alimenta la sincronización que detecta la línea de señales 6 con las etiquetas que son idénticas según lo señalado como punto síncrono, la operación de los procesadores se puede cambiar al modo asíncrono de la operación por el regulador de conmutación del modo 2.
