First tier cache memory preventing stale data storage

   
   

An apparatus includes a compute engine coupled to a first tier cache memory including a data array. The first tier cache receives memory access requests from the compute engine. A second tier cache memory is coupled to the first tier cache to receive memory access requests for memory locations not owned by the first tier cache. To avoid stale data storage, the first tier cache does not load the data array with data returned by the second tier cache under the following condition--the second tier cache returns the data in response to a cacheable load operation from a memory location after the compute engine issues a subsequent store operation to the same memory location.

Een apparaat omvat gegevens verwerkt motor die aan een eerste rijvoorgeheugen wordt gekoppeld met inbegrip van een gegevensserie. Het eerste rijgeheime voorgeheugen ontvangt de verzoeken van de geheugentoegang van gegevens verwerkt motor. Een tweede rijvoorgeheugen wordt gekoppeld aan het eerste rijgeheime voorgeheugen om de verzoeken van de geheugentoegang om geheugenplaatsen niet te ontvangen die door het eerste rijgeheime voorgeheugen worden bezeten. Om oude gegevensopslag te vermijden, laadt het eerste rijgeheime voorgeheugen niet de gegevensserie met gegevens die door het tweede rijgeheime voorgeheugen op de volgende voorwaarde zijn teruggekeerd -- de tweede winst van het rijgeheime voorgeheugen de gegevens in antwoord op een cacheable ladingsverrichting van een geheugenplaats nadat gegevens verwerk de motor een verdere opslagverrichting aan de zelfde geheugenplaats uitgeeft.

 
Web www.patentalert.com

< Interruptable and re-enterable system management mode programming code

< Reading data from a storage medium

> Checking device and recording medium for checking the identification of an operator

> Extendable method for revising patterned microelectronic conductor layer layouts

~ 00164