In a method of manufacturing a semiconductor device, a semiconductor layer
is patterned to form a source region, a channel region, and a drain region
in the semiconductor layer. The channel region extends between the source
region and the drain region. Corners of the channel region are rounded by
annealing the channel region to form a nano-rod structure. Part of the
nano-rod structure is then used as a gate channel. Preferably, a gate
dielectric and a gate electrode both wrap around the nano-rod structure,
with the gate dielectric being between the nano-rod structure and the gate
electrode, to form a transistor device.
Dans une méthode de fabriquer un dispositif de semi-conducteur, une couche de semi-conducteur est modelée pour former une région de source, une région de canal, et une région de drain dans la couche de semi-conducteur. La région de canal se prolonge entre la région de source et la région de drain. Des coins de la région de canal sont arrondis en recuisant la région de canal pour former une structure de nano-rod. Une partie de la structure de nano-rod est alors employée comme canal de porte. De préférence, un diélectrique et une électrode de porte tous les deux de porte enroulent autour de la structure de nano-rod, avec le diélectrique de porte étant entre la structure de nano-rod et l'électrode de porte, pour former un dispositif de transistor.
