A method and system of identifying one or more nets in a digital IC design
that are at risk of electromigration comprises selecting a manufacturing
process for the digital IC design and obtaining a clock period and process
voltage. A voltage waveform transition time and effective capacitance is
calculated for one or more of the nets. A maximum allowable effective
capacitance for each one of the nets is calculated based upon a peak
current analysis or an RMS current analysis. The effective capacitance for
each net is compared against the maximum allowable capacitance to identify
those nets that are at risk of failure due to the effects of
electromigration.
Une méthode et un système d'identifier un ou plusieurs filets dans un IC numérique conçoivent qui sont en danger de l'électromigration comportent choisir un processus de fabrication pour la conception numérique d'IC et obtenir une période d'horloge et une tension de processus. Un temps de transition de forme d'onde de tension et une capacité efficace est calculé pour un ou plusieurs des filets. Une capacité efficace maximale permise pour chacun des filets est calculée a basé sur une analyse de courant de pointe ou une analyse de courant de RMS. La capacité efficace pour chaque filet est comparée contre la capacité maximale permise pour identifier ces filets qui sont en danger d'échec dû aux effets de l'électromigration.
