A DMA controller arbitrates and selects a DMA control information signal
received from at least one of a plurality of DMA request blocks and
accesses an SDRAM on the basis of the selected DMA control information
signal. In the DMA controller, an SDRAM controller detects using a
detector the number of possible sequential accesses on the basis of a DMA
start address signal, compares using a comparator this number of possible
sequential accesses with the burst DMA request number designated by a
BSTNUM signal, selects not larger one of the two numbers, and sets the
number of sequential DMAs to be actually executed to the selected number.
Accordingly, with a simple configuration, sequential access is made
possible starting from an arbitrary address.
Ένας ελεγκτής DMA διαιτητεύει και επιλέγει ένα σήμα πληροφοριών ελέγχου DMA που παραλαμβάνεται από τουλάχιστον μια από μια πολλαπλότητα των φραγμών αιτήματος DMA και έχει πρόσβαση σε ένα SDRAM βάσει του επιλεγμένου σήματος πληροφοριών ελέγχου DMA. Στον ελεγκτή DMA, ένας ελεγκτής SDRAM ανιχνεύει τη χρησιμοποίηση ενός ανιχνευτή ο αριθμός πιθανών διαδοχικών προσβάσεων βάσει ενός σήματος διευθύνσεων έναρξης DMA, συγκρίνει τη χρησιμοποίηση ενός συγκριτή που αυτός ο αριθμός πιθανών διαδοχικών προσβάσεων με την έκρηξη ο αριθμός αιτήματος DMA που υποδεικνύεται από ένα σήμα BSTNUM, επιλέγει μη μεγαλύτερο έναν από τους δύο αριθμούς, και θέτει τον αριθμό του διαδοχικού DMAs που εκτελείται πραγματικά στον επιλεγμένο αριθμό. Συνεπώς, με μια απλή διαμόρφωση, η διαδοχική πρόσβαση γίνεται πιθανή έναρξη από μια αυθαίρετη διεύθυνση.
